

新製品

256ワード×4ビット 不揮発性スタティック RAM MBM2212

近年、さまざまな分野で急速にエレクトロニクス化が進み、またそれにつれて全く新しい機能を持つ機器も開発されています。このような状況下において、サービスや保守上の工数やコスト、あるいは自己診断・訂正などのシステム新機能上の問題から、DIPスイッチやポテンショ・メータの設定をキーボードやプログラムによって変更したり、プログラムやシステムの固定データを変数化する（例えば校正用データの更新）要求がますます強くなっています。

今回これらの応用に最適な256ワード×4ビット構成の不揮発性スタティックRAM、MBM2212を開発・製品化しました。

不揮発性スタティックRAM(Non-Volatile Static RAM、略してNVRAMと呼ばれている。)とは、通常のスタティックRAM(SRAM)と電気的に書換え可能なPROM EEPROMとをビット単位で1対1に組み合せて同一チップ上に集積したもので、通電時は高速・自由・無制限に読み書きできるSRAMとして使用し、電源切断時には不揮発性メモリであるEEPROMをバックアップ・メモリとして使用するわけです。

以下にMBM2212の概要を示します。

特長

MBM2212は1024ビットのSRAMと1024ビットのEEPROMを集積したNVRAMで、256ワード×4ビット構成です。外部からの2つの信号により、SRAMのデータをEEPROMに退避させる動作（ストアと呼ぶ）、およびEEPROMの不揮発データをSRAM上に復元する動作（アレイ・リコール、略してリコールと呼ぶ）を制御します。これらの動作は全ビット同時に一括して行われます。ここで、EEPROMデータの読み書きはすべてSRAMを通して行われることに注意して下さい。図2にブロック・ダイヤグラムを示します。入力信号は

表1 機能表

入力				動作モード	入出力	消費電流
CS	WE	AR	ST			
H	X	H	H	非選択	高インピーダンス	スタンバイ
L	H	H	H	SRAMリード・モード	出力	動作
L	L	H	H	SRAMライト・モード	入力	動作
X	H	L	H	Array Recall	高インピーダンス	スタンバイ
H	X	L	H	Array Recall	高インピーダンス	スタンバイ
X	H	H	L(U)	Nonvolatile Storing	高インピーダンス	動作
H	X	H	L(U)	Nonvolatile Storing	高インピーダンス	動作

* : H, Lに無関係




写真1 外観




図1 端子配列




写真2 チップ

TTLレベルで、5V単一電源で動作し、高電圧電源は必要ありません。パッケージは18ピン300ミル幅標準DIPパッケージです。

MBM2212はNMOSシリコン・ゲート技術を使用し、




図2 ブロック・ダイヤグラム




図3 SRAMリード・ライト・タイミング・ダイヤグラム (WEコントロール, CS = "L")

EEPROMはフローティング・ゲート構造です。(なおMBM2212はXicor社X2212とピン・コンパチブルです。)

特 性

SRAMのリード／ライトは従来の一般的なSRAMと変わりません。CSおよびWE信号で動作をコントロールします。図3および表2にタイミングと特性の概略を示します。

ストアはSTORE端子にロー・レベル・パルス(□)を印加することによって開始され、内蔵のタイマにより自動的にストア動作は継続され、例えば9ms(この時間をストア・タイムと呼ぶ)後に終了します。これでSRAMの全ビットのデータはEEPROM上にコピーされ保持されます。ストア動作継続中はデータ内容の保護のため、すべての入力信号は受け付けられず、データ入出力端子は高インピーダンス状態となります。

EEPROMの書き換え可能回数はビット当たり1万回、総ストア回数で10万回です。(図4)

リコールはARRAY RECALL端子にロー・レベル・パルス(□)を印加することによって開始され、1.2μsで終了します。EEPROMのデータはこの1回のパルスにより全ビット同時にSRAM上にコピーされますが、リコール後もEEPROMのデータは保持されているのでリコールは無制限回行えます。(図5)

ストアとリコールおよびSRAMライトは動作開始上同格にあり、早くそのモードにセットされた方が優先されます。表1に機能表を示します。

誤ストア・プロテクション

EEPROMに蓄積された不揮発データがノイズなどによって不本意にこわれてしまうことがあってはなりません。




図4 ストア・タイミング・ダイヤグラム (CS = "L", WE = "H")




図5 リコール・タイミング・ダイヤグラム (WE = "H")

表2 電気的特性概要

項目	記号	MBM2212-20	MBM2212-25
アクセス・タイム			
アドレスから	t _{AA}	200 ns Max.	250 ns Max.
チップ・セレクトから	t _{ACS}	200 ns Max.	250 ns Max.
ライト・サイクル・タイム	t _{WC}	300 ns Min.	300 ns Min.
電源電流			
動作時	I _{cc}	60 mA Max.	60 mA Max.
スタンバイ時	I _{SB}	30 mA Max.	30 mA Max.
ストア			
ストア・タイム	t _{ST}	10 ms Max.	15 ms Max.
ストア・パルス幅	t _{STP}	100 ns Min.	100 ns Min.
リコール			
リコール・サイクル・タイム	t _{RCC}	1.2μs Min.	1.2μs Min.
リコール・パルス幅	t _{RCP}	450 ns Min.	450 ns Min.
出力確定まで	t _{ARC}	750 ns Max.	750 ns Max.

ん。例えば、電源ON/OFF時にVccおよび入力が確定せず、誤ストアを起こしてしまう可能性が考えられます。MBM2212はこれを防止するため、電源Vccが3V以下ではすべての動作を禁止しスタンバイ・モードにする回路を備えています。従って、信号入力はVccが3Vになるまでにハイ／ローを確定すればよいことになります。なお、誤ストア防止をより完全に行うために、STORE端子へのVccブル・アップ抵抗接続、あるいはARRAY RECALL端子をGNDレベルにしての電源ON/OFFを推奨します。

以上のように、MBM2212は新しい機能を持っており、この特長を利用した新しいメモリの使用方法が種々考えられるものと思います。

新製品

64 K × 1ビット 高速 CMOS スタティック RAM MB81C71

高速スタティック RAM は従来は NMOS の分野でしたが、最新のプロセス技術と回路技術を使用することにより低消費電力、高ノイズ・マージンなどの特長を持っている CMOS の分野においても製品化が可能となりました。これに伴って、高速動作および低消費電力が要求されるコンピュータのバッファ・メモリ、キャッシュ・メモリ、スーパー・コンピュータのメイン・メモリなどの分野においても高速スタティック RAM の需要が拡大してきています。

当社ではこれらの応用に適したメモリとして、64 K ワード × 1 ビット高速低消費電力スタティック RAM、MB81C71 を開発・製品化しました。MB81C71 は既に製品化している高速 NMOS スタティック RAM、MB8171 と同一機能を持たせながら、動作時最大消費電力 440 mW、最大アクセス・タイム 45 ns など、高速低消費電力化を実現しました。

特 長

MB81C71 は CMOS ポリサイド・ゲート・プロセス技術を使用した 65,536 ワード × 1 ビット構成の完全スタティック型ランダム・アクセス・メモリです。入出力は TTL コンパチブル・レベル、電源は +5 V 単一電源で




写真 1 外観

す。パッケージとしては 22 ピン 300 ミル幅の標準型セラミック DIP パッケージ、プラスチック DIP パッケージおよびセラミック LCC パッケージがあります。

特 性

MB81C71 の主な特長を表 1 に示します。

消費電力は最大周波数動作時で最大 440 mW です。CMOS 回路を使用しているため消費電力が動作周波数に依存し、動作周波数を低くするほど消費電力は減少し





図 1 端子配列




図 2 ブロック・ダイヤグラム

CS	WE	動作モード	出 力	消費電力
H	X	非選択	高インピーダンス	スタンバイ
L	L	ライト・モード	高インピーダンス	動作
L	H	リード・モード	DOUT	

X: H, L: は無関係

ます。この特性の一例を図3に示します。

チップ・セレクト \overline{CS} を "High" レベルにすると、待機状態になると同時に自動的に低消費電力状態になります。この時の消費電力は最大 138 mW ですが、さらに入力端子をすべて GND または V_{CC} のレベルに固定すれば 83 mW 以下になります。

最新のプロセス技術および高速回路技術により、最大アクセス・タイムは最悪条件下でも 45 ns 以下と高速化されています。

以上のように、MB81C71 は高速化および低消費電力化を実現しており、大容量、高性能メモリ・システムに適したデバイスです。




写真2 アドレス・アクセス出力波形




写真3 \overline{CS} アクセス出力波形

表1 特長

構成	64 K ワード×1 ピット	
電源電圧	$+5 \text{ V} \pm 10\%$	
入出力レベル	TTL コンパチブル	
動作時電源電流	$\overline{CS} = V_{IL}$	80 mA Max.
静止時 電源電流	$I_{SB1} \quad \overline{CS} = V_{CC}, V_{IN} = \text{GND} \text{ または } V_{CC}$	15 mA Max.
	$I_{SB2} \quad \overline{CS} = V_{IH}$	25 mA Max.
アクセス・ タイム	t_{AA} アドレスから	45 ns/55 ns Max.
	t_{ACs} チップ・セレクト (\overline{CS}) から	45 ns/55 ns Max.
動作温度	0 °C ~ 70 °C	
パッケージ	標準22ピン DIP, セラミック LCC	

動作時電源電流のサイクル・タイム依存性
SAMPLE NO. : 1 (TA = 25 °C)
VIH : 2.20 V, VIL : 0.05 V
VCC : 5.50 V




図3 動作時電源電流のサイクル・タイム依存性

新製品

8K × 9ビット 高速 CMOS スタティック RAM MB81C79

CMOS スタティック RAM は近年めざましい進展がみられ、本来の特長である低消費電力、高ノイズ・マージンなどの使いやすさをそのまま残し、次第に高速化、高集積化がなされてきました。これにともなって使用される分野も年々広まり、各種端末機器のほか、高速動作の要求されるコンピュータのバッファ・メモリ、キャッシュ・メモリ、スーパー・コンピュータのメイン・メモリとしても需要が拡大しています。

当社ではこれらの応用に適したメモリとして 8192 ワード × 9 ビット 高速 CMOS スタティック RAM、MB81C79 を開発・製品化しました。MB81C79 は 9 本のデータ入出力端子を持ち、1 バイト幅のメモリを構成する場合、従来のようにパリティ・ビットのために別にメモリ IC を付加する必要がなくなり、装置の小型化、低消費電力化が図れます。

特 長

MB81C79 は CMOS ポリサイド・ゲート技術を駆使した 8192 ワード × 9 ビット 構成の完全スタティック型ランダム・アクセス・メモリです。入出力は TTL コンパチブル・レベル、電源は +5 V 単一電源です。パッケージは 28 ピン 600 ミル幅の標準型セラミック DIP パッケージを使用しています。

特 性

MB81C79 の主な特性を表 1 に示します。最新プロセス技術および回路を使用することにより、最大アクセス・タイム 45 ns を達成しています。また消費電力は最大

表 1 特長

構 成		8192 ワード × 9 ビット		
電 源 電 壓		+5 V		
入出力レベル		TTL コンパチブル・レベル		
動作電源電流	I _{cc}	CS ₁ = V _H 、I/O = オープン ミニマム・サイクル	120 mA Max.	
待機電源電流	I _{SBI}	CS ₁ = V _H 、V _{IS} = V _{CC} または GND	15 mA Max.	
	I _{SBI}	CS ₁ = V _H	25 mA Max.	
アドレス・アクセス・タイム	t _{AA}	45 ns / 55 ns Max.		
CS ₁ アクセス・タイム	t _{ACSI}	45 ns / 55 ns Max.		
CS ₂ アクセス・タイム	t _{ACS2}	30 ns / 40 ns Max.		
OE アクセス・タイム	t _{OE}	20 ns / 25 ns Max.		
動作温 度	T _a	0 ~ 70 °C		
パッケージ	標準 28 ピン DIP			




写真 1 外観




図 1 端子配列

660 mW です。チップ・セレクト 1 (CS₁) を "High" レベルにすると、待機状態になると同時に自動的に低消費電力状態になります。この時の最大消費電力は 138 mW ですが、さらに入力端子をすべて GND または V_{CC} のレベルに固定すれば 83 mW 以下になります。




図 2 ブロック・ダイヤグラム




写真 2 アドレス・アクセス時の出力波形




写真 3 CS₁ アクセス時の出力波形