

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Warum HDI ?

*Treiber (wie Bauteile, elektrische Anforderungen), Einflüsse auf die Anzahl der Lagen bei Leiterplatten*

## Entflechtungsproblematik

*Berechnungsbeispiel für Impedanz kontrollierte Leiterzüge, Entflechtungsbeispiele unter Berücksichtigung verschiedener Technologien*

## Theoretische Entflechtung eines CCGA's

*Entflechtung in reiner  $\mu$ Via-Bohrlagenteknik, Entflechtung am Beispiel EBGA*

## Besonderheiten im Leiterplattendesign

*Dogbone-Technik mit versetzten Via's, Leiterplatten ganzflächig in chemisch Zinn, Mikrovia mit Aspekt Ratio größer 1:1, Referenz-System für großformatige Leiterplatten, laufende Qualitätskontrolle von Mikrovia's*

## Referent

Hans Hoffmann  
Alcatel SEL AG, Stuttgart  
Abt.: US/EH5  
Tel.: 0711 821 42096  
Fax: 0711 821 44613


**Der Vortrag enthält Animationsfolien**

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

- Warum HDI ?
  - ➔ Treiber (wie Bauteile, elektrische Anforderungen)
  - ➔ Verdichtungen in der Verdrahtungsebene
  - ➔ Entflechtungsproblematik für HDI-Anwendung
  - ➔ Herstellbarkeit von HDI-LP`s

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Treiber: Bauteile (Package-Entwicklung für z.B. FPGA's)



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Treiber: Bauteile

## Stand der Technik

TBGA 768 :


Size: 40 x 40 mm

Grid: 1,0 mm

Partiell mit Balls belegt

Ballträger-Material:  
Polyimidfolie (reflektierend)

Anwendung:  
z.B. Telekom-System-Baugruppe



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Treiber: Bauteile (FPGA)

### Stand der Technik

Bauteil-Gehäusetyp:

CCGA1247  
(Ceramic Column Grid Array)

Size:  
42,5 x 32,5 mm  
Grid :  
1,0 mm



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1


Treiber: Bauteile

## Stand der Technik

Bauteil-Gehäusetyp:

CCGA1247  
(Ceramic Column Grid Array)


Size:  
42,5 x 32,5 mm  
Grid :  
1,0 mm





# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Einflüsse auf die Anzahl der Lagen bei Leiterplatten




# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Entflechtungsproblematik am Beispiel einer Telekom-System-Baugruppe

### □ Berechnungs-Beispiel Standard Technologie

- Leiterbreite = 100µm
- Breite/Abstand  $\Sigma = 100+250+100= 450\mu\text{m}$
- Dicke Dielektrikum  $\Sigma = 300\mu\text{m}$
- Material = FR4



### Limit der Standard Technologie

Parameter		Nominal Value	Tolerance	Units
Relative Dielectric Constant	$\epsilon$	4.2	0.42	
Thickness of Track	$t$	20	10	µm
Width of Track	$w$	0.1	0.01	mm
Height of Dielectric below Track	$h1$	0.2	0.01	mm
Height of Dielectric above Track	$h2$	0.1	0.01	mm
Separation between Tracks	$s$	0.25	0.01	mm
Separation between Axes	$d$	0.35	0.01	mm

	Single-ended	Differential	units
Impedance (nom)	50.5	102	ohms
Impedance (min)	42.5	88.2	ohms
Impedance (max)	60.6	120	ohms
Propagation Time	68.3	68.3	ps/cm
Capacitance	1.35	0.671	pF/cm
Inductance	3.45	6.96	nH/cm
Crosstalk	1.56		%




# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Entflechtungsproblematik am Beispiel einer Telekom-System-Baugruppe

### □ Jetzige Standard Technologie

- Leiterbreite =  $100\mu\text{m}$
- Breite/Abstand  $\Sigma = 100+250+100 = 450\mu\text{m}$
- Dicke Dielektrikum  $\Sigma = 300\mu\text{m}$
- Material = FR4
- $\mu\text{Via Pad} = \text{Ø}300\mu\text{m}$
- 2 bis 3 Pinreihen pro Layer können geroutet werden je nach Power- und GND-Pin Verteilung




# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Entflechtungsproblematik am Beispiel einer Telekom-System-Baugruppe

## □ Zukünftige Technologie

- Gleiche elektrische Anforderungen wie vorher
- Leiterbreite =  $70\mu\text{m}$ , Pitch =  $1,0\text{ mm}$
- Breite/Abstand  $\Sigma = 70+150+70= 290\mu\text{m}$
- Dicke Dielektrikum  $\Sigma = 200\mu\text{m}$
- Material=FR4
- $\mu\text{Via Pad} = \text{Ø}300\mu\text{m}$
- 3 bis 4 Pinreihen pro Layer können geroutet werden je nach Leitungstyp




# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Entflechtungsproblematik am Beispiel einer Telekom-System-Baugruppe


## □ Zukunftstechnologie mit alternativem Dielektrikum

- Gleiche elektrische Anforderungen wie vorher
- Bauelemente-Pitch =  $1000\mu\text{m}$
- Breite/Abstand  $\Sigma = 50+120+50 = 220\mu\text{m}$
- Dicke Dielektrikum  $\Sigma = 92\mu\text{m}$
- Material = Flex Polyimid;  $\mu\text{Via Pad} = \text{Ø}200\mu\text{m}$  ;
- 5 Pinreihen pro Layer können als differenzielle Leitung geroutet werden.



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Theoretische Entflechtung eines CCGA's mit 1657 Pins unter Berücksichtigung von elektrischen Anforderungen und *in reiner  $\mu$ Via-Bohrlagen-Aufbautechnik*





# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Entflechtungs-Beispiel (theoretisch)

in reiner (100%)  $\mu$ Via-Bohrlagen-Aufbautechnik

Top Layer (nur Pads mit  $\mu$ Vias ohne Entflechtung)



Bottom

Cu-Lagen

$\mu$ Via-Bohrlagen

Lagenaufbau

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1




## Gesamtsübersicht der Entflechtung

Zur Entflechtung des CCGA 1657 werden  
4 Signal- und 5 Referenz-HDI-Layer benötigt

**WER KANN DIES HERSTELLEN ?**



(Rhetorische Frage)



**Lagenaufbau**

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Besonderheiten im Leiterplattendesign


- Dogbone-Technik mit versetzten Via's*
- Leiterplatten ganzflächig in chemisch Zinn*
- Mikrovia mit Aspect ratio größer 1:1*
- Referenz- System für großformatige Leiterplatten*
- Laufende Qualitätskontrolle von Mikrovia`s*




# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Dogbone-Entflechtungstechnik

### □ Via mit Versatz



Erste Entflechtungsebene in Dogbone Technik (Außenlage)




Zweite Entflechtungsebene in Dogbone Technik (Innenlage)

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Dogbone-Entflechtungstechnik

### □ Spezifische Probleme

Zinnabfluß vom Lötpad in das Via  
(IPC-7095-22)



Mit Lack verschlossenes Via

- Gefahr von Zinnbrücken und Zinnabfluß
- Ungünstiges Aspect Ratio bei dicken Leiterplatten
- Hohe Lagenzahlen bei hochpoligen Bauelementen
- Ungünstige Entflechtungsmöglichkeiten
- Für Bauelemente < 1mm Pitch praktisch nicht anwendbar

**Keine Alternative zu Mikrovia**

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Oberfläche chemisch Zinn

### Warum chemisch Zinn als Leiterplattenoberfläche?

#### Ziel

- Ebene Oberfläche zum Bestücken von hochpoligen Bauelemente für HDI-Anwendungen

#### Vorteile

- Es werden nur gleiche Materialien verwendet
- Kombination Löten und Einpresstechnik realisierbar
- Preisgünstige metallische Oberfläche

#### Nachteile

- Reagiert empfindlich auf alkalisch abgestimmte Lötstopplacke
- Rückstände können ausblühen
- Empfindlich beim Handling jedoch geringer wie bei chemisch Ag

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Oberfläche chemisch Zinn

### □ Anwendungshinweis

- Ganzflächiges Aufbringen von chemisch Zinn vor dem Lötstopplack bringt Vorteile in der Anwendung - die Lagerfähigkeit wird dadurch jedoch reduziert
- ➔ Tenting Via Technik ist so möglich
- ➔ Probleme mit Lötstopplacken entfallen


### □ Qualitätskriterium

- ➔ Schichtdicke (0,8 - 1µm empfohlen)

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Testvehikel 1A

Mikrovia mit Aspect Ratio >1:1



360 µm

Mikrovia Bohrungs - Ø = 0,15mm

Dielektrikumdicke = 0,360mm

Aspect Ratio = 2,4

Pad - Ø = 0,360mm

Großformatiger Demonstrator


Mikrovia Bohrungs - Ø = 0,15mm

Dielektrikumdicke = 0,200mm

Aspect Ratio = 1,3

Pad - Ø = 0,360mm

200 µm




filled and metallic coated

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Mikrovia mit Aspect Ratio >1:1

- Mikrovia mit Aspect Ratio > 1:1 in Multilayerkern



Mikrovia Bohrungsdurchmesser = 0,15mm

Aspect Ratio = 4,2

Pad = 0,360mm

Mechanisch gebohrt

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Mikrovia mit Aspect Ratio >1:1

### ❑ Vorraussetzungen

- Offene Bohrungen (Through Hole Vias), keine Sacklöcher
- Für Multilayerkerne wird mechanisches Bohren empfohlen

### ❑ Vorteile

- Reduzierung der Anzahl von Verpressschritten
- Geringere Datenmengen für Design und Bohrungen

### ❑ Nachteile

- Vias sind in allen Lagen der Teilverpressung vorhanden


### ❑ Ausblick

- In Kombination mit einer Mikrovialeage ergeben sich vorteilhafte Designlösungen.
- Aspect Ratio von 8:1 scheint mit dieser Technik möglich zu sein.



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Referenz-System für großformatige Leiterplatten



$$\text{Maximale Länge} = \sqrt{l^2 + b^2}$$

$$\text{Faktor} = 1,41$$

Nullpunkt als Leiterplatten-Eckpunkt


# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

Referenz-System für großformatige Leiterplatten

$$\text{Maximale Länge} = \sqrt{\frac{1}{4} l^2 + b^2}$$

$$\text{Faktor} = 1,12$$

Referenzpunkt



Nullpunkt in der Mitte einer Leiterplatten-Kante

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Referenz-System für großformatige Leiterplatten


$$\text{Maximale Länge} = \frac{1}{2} \sqrt{l^2 + b^2}$$

$$\text{Faktor} = 0,71$$

### □ Anwendungshinweis

- Integriert im Leiterplatten-Design mit Freifläche in allen Lagen
- LP-Hersteller darf diesen Referenzpunkt nach eigenen Vorstellungen und Bedürfnisse gestalten in den vorgegebenen Grenzen
- Siehe auch noch nicht veröffentlichte Patentanmeldung: EP01440200.2

### Nullpunkt im Leiterplatten-Zentrum



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Qualitätskontrolle von Mikrovias

Wie kann ich die Qualität von Mikrovias laufend überwachen?

Schliffbilder

→ Es können nur wenige Löcher begutachtet werden


Röntgenaufnahmen

→ Schwierige optische Auswertung für feine Strukturen in laufender Fertigung


# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Qualitätskontrolle von Mikrovias

### Röntgenaufnahme eines BGA's



Durchsichtdarstellung





Reliefdarstellung

# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Qualitätskontrolle von Mikrovias

### Schliffbild eines fehlerhaften Mikrovias mit Blase



# Design von Schaltungsträgern mit HDI Charakteristik, Teil 1

## Qualitätskontrolle von Mikrovias

### Zusammenhang zwischen Blasenbildung und Qualität eines Mikrovia's

- ❑ Blasenbildung im BGA-Ball nach dem Löten ist ein Indiz für ein Mikroviadefekt
  - ➔ Blasenbildung entsteht durch Ausgasen des Basismaterials (hier FR4)
  - ➔ Mangelhafte Mikrovias führen zum Ausfall der Leiterplatte
  
- ❑ Optische Inspektion:
  - ➔ nur bei Anwendung von Mikrovia im Pad möglich
  - ➔ nur nach der Bestückung der Bauelemente möglich