

# **Buses del Sistema**

---

## **Buses**

---

- ⌘ Computador: red de módulos elementales (procesador, memoria, E/S) que se comunican entre sí.
- ⌘ Existe una serie de sistemas de interconexión.
- ⌘ Estructura de interconexión: conjunto de líneas que conectan los distintos módulos (dependerán de los intercambios de información).

## Buses

---

- ⌘ Las estructuras sencillas y múltiples son las más comunes.
- ⌘ Ejemplo: control/dirección/bus de datos (PC)
- ⌘ Ejemplo: unibus (DEC-PDP)

## ¿Qué es un bus?

---

- ⌘ Es un camino de comunicación entre dos o más dispositivos.
- ⌘ Normalmente compartido: se conectan varios dispositivos y cualquier señal está disponible para todos.
- ⌘ Suele constituirse en grupos:
  - ☒ Un bus está constituido por varios caminos de comunicación, o líneas.
  - ☒ Ejemplo: un dato de 8 bits puede transmitirse mediante ocho líneas del bus


## ¿Qué es un bus?

---

- ⌘ Puede que las líneas no sean visibles.
- ⌘ Computadores poseen distintos tipos de buses.
- ⌘ Bus de sistema: conecta los componentes principales del computadores.

## Esquema de interconexión mediante un bus

---



## Bus de datos

---

⌘ Transmite datos.

☒ Recuerde que a este nivel no existe diferencia alguna entre "datos" e "instrucciones".

⌘ La anchura del bus es un factor clave a la hora de determinar las prestaciones.

☒ 8, 16, 32, 64 bits.

☒ Ej: si el bus de datos es de 8 bits y el de instrucciones de 16 bits, el procesador debe acceder dos veces a memoria para completar una instrucción.

## Bus de dirección

---

⌘ Designa la fuente o destino del dato.

⌘ Ejemplo: cuando el procesador desea leer una palabra (datos) de una determinada parte en la memoria.

⌘ La anchura del bus determina la máxima capacidad de memoria posible en el sistema.

☒ Ejemplo: 8080 tiene un bus de dirección de 16 bits, lo que supone 64k de espacio para direcciones

⌘ Generalmente se usa para direccionar también los puertos de E/S.

## Bus de control

---

- ⌘ Se usa para controlar el acceso y uso de las líneas de datos y de direcciones.
- ⌘ Información sobre señales de control y sobre temporización:
  - ☒ Señal de escritura/lectura en memoria.
  - ☒ Petición de interrupción.
  - ☒ Señales de reloj.


## Problemas encontrados en el bus

---

- ⌘ Si se conecta un gran número de dispositivos al bus se producen:
  - ☒ Retardos de propagación
    - ☒ Si el control del bus pasa de un dispositivo a otro,
    - ☒ puede afectar sensiblemente a las prestaciones.
- ⌘ La mayoría de los sistemas utilizan varios buses para solucionar estos problemas: jerarquía de buses múltiples.

# Arquitectura de bus tradicional


---



Proc y caché conectados por el bus local (se puede conectar a más dispositivos locales).

# Arquitectura de bus tradicional


---



Caché: conectada al bus local y al de sistema, donde se conecta la MP (se alivia el acceso a MP continuo)

# Arquitectura de bus tradicional


---



Es posible conectar controladores de E/S directamente al bus del sistema: poco eficiente. Mejora: buses de expansión.


# Arquitectura de bus tradicional

---



Interfaz bus expansión: regula transferencia de datos entre el bus del sistema y los controladores conectados al bus de expansión.


# Arquitectura de bus tradicional



## Ventajas:

- se aísla el tráfico de información entre mem. Y proc del tráfico de las E/S.
- gran variedad de dispositivos E/S.

# Arquitectura de bus tradicional




# Arquitectura de bus tradicional

---

- ⌘ Eficaz
- ⌘ Debilidad: los dispositivos E/S cada vez prestaciones mayores (distintas velocidades).
- ⌘ Solución: bus de alta velocidad estrechamente integrado con el resto del sistema. Requiere un adaptador (bridge) entre el bus local y el bus de sistema.

# Arquitectura de altas prestaciones


---



- ⌘ Dispositivos alta velocidad: bus alta velocidad.
- ⌘ Dispositivos lentos: bus de expansión.

# Arquitectura de altas prestaciones

---



⌘ Debe existir interfaz que adapte el tráfico entre estos dos buses.

## Tipos de buses

---

- ⌘ Existen muchos diseños de buses.
- ⌘ Pueden clasificarse según los parámetros:
  - ☒ Tipo: dedicado o multiplexado.
  - ☒ Método de arbitraje: centralizado o distribuido.
  - ☒ Temporización: síncrona o asíncrona.

## Tipos de buses

---

### ⌘ Dedicados

- ☒ Uso de líneas separadas para direcciones y para datos.

### ⌘ Multiplexados

- ☒ Uso de las mismas líneas.
- ☒ Línea de control de dirección válida o de datos válida.  
Indica si se está transmitiendo una dirección o un dato.
- ☒ Ventaja: uso de menos líneas.
- ☒ Desventajas:
  - ☒ Se necesita una circuitería más compleja.
  - ☒ Posible reducción de las prestaciones.

## Arbitraje del bus

---

- ⌘ El control del bus puede necesitar más de un módulo.
- ⌘ Ejemplo: La CPU y el controlador DMA
- ⌘ Sólo una unidad puede transmitir a través del bus, en un instante dado.
- ⌘ Los métodos de arbitraje se pueden clasificar como centralizados o distribuidos.

## **Arbitraje centralizado**

---

- ⌘ Un único dispositivo hardware es responsable de asignar tiempos en el bus:
  - ☒ Controlador del bus
  - ☒ Árbitro
- ⌘ Puede estar en un módulo separado o ser parte del procesador.

## **Arbitraje distribuido**

---

- ⌘ Cada módulo puede controlar el acceso al bus.
- ⌘ Cada módulo dispone de lógica para controlar el acceso.

# Temporización

---


⌘ Forma de coordinar los eventos en el bus.

⌘ Temporización síncrona

- ☒ La presencia de un evento está determinada por un reloj.
- ☒ El bus incluye una línea de reloj.
- ☒ Un único intervalo a uno seguido de otro a cero se conoce como ciclo de bus. Define unidad de tiempo.
- ☒ Todos los dispositivos del bus pueden leer la línea de reloj.
- ☒ Suele sincronizar en el flanco de subida.
- ☒ La mayoría de los eventos se prolongan durante un único ciclo de reloj.


# Temporización síncrona

---




## Temporización síncrona. Operación de lectura.

---



## Temporización síncrona. Operación de lectura.

---




# Temporización síncrona. Operación de lectura.

---

CPU activa señal de lectura

Sitúa una dirección en la línea de direcciones.

Modulo memoria reconoce la dirección, tras un ciclo de retardo sitúa el dato en la línea de datos




# Temporización síncrona. Operación de lectura.

---

CPU activa señal de lectura

Sitúa una dirección en la línea de direcciones.

Modulo memoria reconoce la dirección, tras un ciclo de retardo sitúa el dato en la línea de datos




Termina operación

## Temporización asíncrona

---

⌘ Asíncrona: la presencia de un evento en el bus es consecuencia de un evento previo.


⌘ Procesador sitúa señales de dirección y lectura en el bus.



## Temporización asíncrona

---

⌘ Memoria decodifica la dirección y proporciona el dato en la línea de datos



# Temporización asíncrona

---

- ⌘ Cuando el maestro lee en la línea de datos el dato, deshabilita la señal de lectura
- ⌘ Se libera la línea de datos
- ⌘ Se libera la línea de direcciones

